



1/10 英寸 30 万像素 CMOS 图像传感器 SP0A20

硬件设计指导手册

Version 1.3

2014.05.04

北京思比科微电子技术有限公司



硬件设计指导手册

图纸审核确认

Version 1.3
2014.05.04

拟制	刘艳红	刘艳红
审核	范小平	范小平
确认	-	-
备注		

SP0A20 是一款基于思比科第 2 代 CMOS 图像传感器技术开发的 1/10 英寸 30 万像素 CMOS 图像传感器,可应用于超薄型手机和电脑设备中。SP0A20 有效像素阵列为 640x480,具备低功耗高性能模拟信号处理电路 (ASP)、智能片上图像处理器 (ISP) 和高性能并行数据传输接口,图像品质好,模组尺寸小,产品质量稳定。SP0A20 可同时抓取视频和单张图像,并支持改进的自动白平衡功能,优化的坏像素校正功能,图像锐化功能,去噪处理和自动曝光控制等。SP0A20 通过高效并行数据接口输出 640x480 (VGA) 格式图像最大帧速率可达 30fps。

主要功能

- CMOS 图像传感器
- 图像处理

典型应用

- 移动电话
- 平板电脑
- 笔记本电脑
- PC 摄像头
- 网络摄像头



www.SuperPix.com.cn

北京市 海淀区 上地五街 7 号 昊海大厦 2 层 201 室

电话 86-10-82784282/1445/2087/4516/3874

传真 86-10-82784851/1427


2014 北京思比科微电子技术股份有限公司


目录

第 1 章 参考设计.....	5
1.1 MIPI接口模式	5
1.2 并行接口模式.....	8
第 2 章 封装信息.....	11
第 3 章 成像方向.....	16
第 4 章 版本历史.....	17

第1章 参考设计

1.1 MIPI 接口模式






图表 1 MIPI 接口模式参考设计

注：


1. DOVDD 可兼容 1.8V/2.8V, 根据系统接口电气特性由系统设定, AVDD 必须 2.8V; 若系统 DOVDD 高于 2.8V 时, 那么 DOVDD 和 AVDD 均采用 DOVDD 的电压输入; Sensor 的 MVDD18 与 DVDD28 短接, 采用系统的 DOVDD 电压; MVDD15 外部接电容, 不用引到接口处。
2. 确保平台送给 sensor 的电源有良好的纹波抑制特性; sensor 的 AVDD 电压不能与平台端 LCD 的电压短接至一处。
3. 此设计是 MIPI 模式, 并口管脚 D0-D7/HSYNC/VSNC/PCLK 直接接地。
4. PCB 设计时, 芯片电源滤波电容 (最小一定要贴 0402 封装 1uf), 请尽量靠近电源管脚放置, 电源线应尽可能不细于 0.2mm 设计, 地线拉网铺地。
5. OUTDP/OUTDN 和 OUTCP/OUTCN 是两对差分线, 走线要尽可能等长等间距被地包着走, 差分线底层 (或 TOP 层) 要有完整参考地, PCB 打样时, 要告诉 PCB 厂家哪些是差分线要求厂家在制作时, 也要进行阻抗控制, 阻抗标准 100ohm, 误差不能超过 $\pm 10\%$;
6. 模组生产时, FPC 采用抗干扰设计。

1.2 并行接口模式



(bumps down)

SP0A20 Ball




Connector


图表 2 并行接口模式参考设计

注：


1. DOVDD 可兼容 1.8V/2.8V，根据系统接口电气特性由系统设定，AVDD 必须为 2.8V；若系统 DOVDD 高于 2.8V 时，那么 DOVDD 和 AVDD 均采用 DOVDD 的电压输入；sensor 的 MVDD18 与 DVDD28 短接，采用系统的 DOVDD 电压；MVDD15 外部接电容，不用引到接口处。
2. 确保平台送给 sensor 的电源有良好的纹波抑制特性；sensor 的 AVDD 电压不能与平台端 LCD 的电压短接至一处。
3. 此设计是并口模式，MIPI 管脚 OUTDP/OUTDN、OUTCP/OUTCN 悬空（不能拉低）。
4. PCB 设计时，芯片电源滤波电容（最小一定要贴 0402 封装 1uf），请尽量靠近电源管脚放置，电源线应尽可能不细于 0.2mm 设计，地线拉网铺地。
5. 模组生产时，FPC 采用抗干扰设计。

第2章 封装信息





Bottom View
BGA Side)



Cross Section View

图表 3 封装信息

Parameter	Symbol	Nominal	Min.	Max.
Package Body Dimension X	A	2401	2376	2426
Package Body Dimension Y	B	2810	2785	2835
Package Height	C	676	607	745
Ball Height	C1	140	86	194
Package Body Thickness	C2	536	466	606
Glass Thickness	C3	400	385	415
Cavity Wall height	C4	40	30	50
Ball Diameter(before reflow)	D	250	220	280
Total Pin count	N	25	—	—
Pin count X axls	N1	5	—	—
Pin count Y axls	N2	10	—	—
Pin pitch X axls1	J1	433	423	443
Pin pitch Y axls2	J2	500	490	510
BGA ball center to package center offset in X direction	X	0	-0.025	0.025
BGA ball center to package center offset in Y direction	Y	0	-0.025	0.025
Edge to Ball Center Distance along X axls	S1	334.5	305	365
Edge2 to Ball Center Distance along Y axls	S2	280	250	310


	1	2	3	4	5
A	DVDD28	/	D7	/	VSYNC
B	/	PD	/	PCLK	/
C	SBCL	/	DGND	/	ECLK
D	/	SBDA	/	D1	/
E	HSYNC	/	D5	/	D2
F	/	OUTCN	/	D3	/
G	OUTDN	/	OUTCP	/	D4
H	/	OUTDP	/	D6	/
I	MVDD18	/	MVDD15	/	D0
J	/	AGND/MGND	/	AVDD28	/

PIN#	PAD_NAME	I/O	Description
A1	DVDD28	DP	Digital Power2.8V
A2	/		
A3	D7	0	Pixel Array Output bit 7
A4	/		
A5	VSYNC	0	Vertical Sync Signal
B1	/		
B2	PD	I	PWDN Control, "0" normal
B3	/		
B4	PCLK	0	Pixel Output Clock
B5	/		
C1	SBCL	I	Slave I2C clock bus
C2	/		
C3	DGND	DG	Digital Ground
C4	/		
C5	ECLK	I	Input Clock
D1	/		
D2	SBDA	I/O	Slave Tri-state, I2C data bus
D3	/		
D4	D1	0	Pixel Array Output bit 1
D5	/		
E1	HSYNC	0	Horizontal Sync Signal
E2	/		
E3	D5	0	Pixel Array Output bit 5
E4	/		
E5	D2	0	Pixel Array Output bit 2
F1	/		
F2	OUTCN	0	MIPI clock output -
F3	/		
F4	D3	0	Pixel Array Output bit 3
F5	/		
G1	OUTDN	0	MIPI data output -
G2	/		
G3	OUTCP	0	MIPI clock output +
G4	/		
G5	D4	0	Pixel Array Output bit 4
H1	/		
H2	OUTDP	0	MIPI data output +
H3	/		
H4	D6	0	Pixel Array Output bit 6
H5	/		
I1	MVDD18	MP	MIPI Power 1.8V
I2	/		


I3	MVDD15	MP	External Connect capacitance(1uF)
I4	/		
I5	D0	0	Pixel Array Output bit 0
J1	/		
J2	AGND/MGND	AG/MG	Analog Ground/MIPI Ground
J3	/		
J4	AVDD28	AP	Analog Power2.8V
J5	/		

SuperPIX SP0A20

第3章 成像方向



图表 4 模组在芯片中的摆放示意图



图表 5 模组在电脑中的显示示意图

第4章 版本历史

版本	日期	描述
硬件设计指导手册 1.0	2014.01.07	1. 第一版 TSV 封装文件，参考设计 ref2014.01.07 v1.0，封装 ref01/07-14
硬件设计指导手册 1.1	2014.02.26	1. 更新参考设计，包括注释部分，ref 2014.02.26, v2.0
硬件设计指导手册 1.2	2014.03.04	1. 更新参考设计图示部分 ref 2014.03.04, v2.0
硬件设计指导手册 1.3	2014.05.04	1. 更新封装信息的封装尺寸 C1-C4